like fpga

2023/02/25

Xilinx(Vivado,Vitis)のツールをインストールする

XILINX   

Xilinxのツールのインストール方法を記載する PC条件 Xilinxのツールをダウンロードするためには、ディスクの空き容量が200GB程...
READ MORE
2022/12/15

z-turnの簡単なVivadoのプロジェクトを作成する

XILINX   

wal_172619によるPixabayからの画像
zturn(zynq-7020)を使って、簡単なVivadoのProjectを作成する。 プロジェクトの作成 Create Proectをク...
READ MORE
2022/12/11

vitisのプロジェクトをゼロから作ってみる カーネル関数を含む

XILINX   

Hong daewoongによるPixabayからの画像
VitisのサンプルにあったVector Addのようなプロジェクトを自分で作成する例です。Vector Addは、処理の一部をFPGAで実...
READ MORE
2022/11/29

create block design from tcl for vitis platform

XILINX   

Vlad VasnetsovによるPixabayからの画像
tclファイルから、VivadoのProjectを生成する https://github.com/y38y38/kv260_hardware...
READ MORE
2022/11/29

make kv260 vitis platform

XILINX   

Susann MielkeによるPixabayからの画像
Qiitaの以下のサイトの通りにkv260のPFを作成する。自分用メモ https://qiita.com/basaro_k/items/e...
READ MORE
2022/05/01

Vivadoで、DPUのプロジェクトをUltra96用に作ってみる

XILINX   

DPUを使ったPlatformを作りたいと思った。 以下にQiitaの記事がありますが、Vivadoのバージョンが2019.2で、自分の環境...
READ MORE
2022/02/27

AXI SmartConnectのIFを変更する

XILINX   

VivadoのIPインテグレータで、AXI SmartConnectのInterfaceを変更した。通常であれば、Block Desgin上...
READ MORE
2022/01/19

Vivado 起動エラー (未解決) Ubuntuで未サポート

XILINX   

WSL2に、Vivadoをインストールしましたが、This feature is currently unsupported on R...
READ MORE
2022/01/16

Vitis/Vivado install fail

XILINX   

Vitis/Vivaodをインストールしたが、ダウンロード直前に、User Authenticationを何度も聞かれ、インストールが進まな...
READ MORE
2022/01/10

Desgin PCI Express End Point by vivado in zcu106

XILINX   

zcu106で、PCI Express のEnd Pointを実装してみた。Vivadoでビルドするまでになります。(動作確認しておらず） ...
READ MORE
2021/12/19

create vivado 2021.2 xsa file at ultra96

XILINX   

ultra96用のxsaファイルを作成する vivadoを起動する Create Projectをクリックする Nextをクリックする Pr...
READ MORE
2021/10/03

Debug vitis and vivado by ILA in 2021.1

XILINX   

VitisとVivadoを使ったデバックです。 デバック対象は、Blcok Memory Generatorを接続して、Block Memr...
READ MORE
2021/07/29

kv260-vitisをビルドしたらエラーになった[kv260-vitis make xsa build error rdiargs.sh 309 line]

XILINX   

rdiargs.sh 309 line KriaのSmartCamera用のプラットフォームのビルドをしようと思ったが、rdiargs.sh...
READ MORE
2021/07/17

Kriaを入手した！Getting Startedをやってみた

XILINX   

Kriaを入手しました。まずは、XilinxのページにあるGetting Startedをそのまま実行しました。 https://www.x...
READ MORE
2021/07/15

fatal error in vivado 2021.1 install

XILINX   

rdi_0134_2021.1_0610_2318.xzが解凍できないみたい。...
READ MORE
2021/05/30

8×8の画像をDCTする[pixel image processing dct]

XILINX   

FPGAで、DCTの演算を行う。DCTは、画像の圧縮(サイズを小さくする）ために使用されることが多い。例えば、MPEGやAVC、HEVCで使...
READ MORE
2021/04/24

How to add custom ip in vivado

XILINX   

自作のIPを作る手順をまとめておく。XilinxのVivadoのマニュアルを読めば良いと思うが、マニュアルが多くて、いろいろ読む気しない。。...
READ MORE
2021/04/24

System Verilog in vivado block design

XILINX   

System Verilogで書いたコードを、Vivadoのblock Designに追加しようと思ったら、追加できなかった。 system...
READ MORE
2021/04/23

Debug Verilog in vivado and vitis

XILINX   

ultra96を使って、VerilogのDebugをしているのだが、Debug方法は、たぶん、間違っていると思う。。。。けど、blogに残し...
READ MORE
2021/04/22

How to use bram in vivado

XILINX   

ZynqのCPUから、Block Ramを使用したことがあったが、Verilogから、Block Ramを利用したことがなかった気がしたので...
READ MORE
2021/03/13

Array in system verilog

PROGRAMMING   

system Verilogで、配列を使ってみる。 入力側 パラメータの定義として、配列を用意する。8bitのデータを8個分用意する。 al...
READ MORE
2021/01/14

build trd zcu106 pcie express in vivado

XILINX   

Build a PCIe model of the zcu106 Target Reference Design (TRD) for stu...
READ MORE
2020/12/26

create ultra96 bitsream in vivado 2020.2

XILINX   

ultra96のbitstreamを作るために、Board Fileを用意する https://github.com/Avnet/bdf の...
READ MORE
2020/12/26

install vitis 2020.2 in Ubuntu

XILINX   

インストールするために、Xilinxのインストラーをダウンロードする。 https://japan.xilinx.com/support/d...
READ MORE
2020/11/04

Example AXI Verification IP and control ready

XILINX   

今回は、AXI Verification IPのREADYを制御する方法について記載する。 blogを書くにあたって、以下のサイトを参考にさ...
READ MORE
2020/11/02

Example AXI Verification IP

XILINX   

AXI Verificationのサンプルを作成した。 以下のサイトを参考にした。 https://marsee101.blog.fc2.c...
READ MORE
2020/10/02

jtag not detect in vivado

XILINX   

Vivadoで、基板がJTAGに認識されない。 これに時間をかけるのは２回目、Linux版だとデフォルトで、JTAGのドライバーがインストー...
READ MORE
2020/10/01

Install Vivado 2020 in Ubuntu20

XILINX   

petalinuxをビルドしてたら、”No space”と言われてしまった。SSDがいっぱいらしい。。。今は、Windows50...
READ MORE
2020/09/27

[Common 17-69] Command failed: This design contains one or more cells for which bitstream generation is not permitted

XILINX   

昨日から、ライセンスが有効にならず、悩みました。単純なミスでしたが、メモを残しておきます。 HDMIの実装を確認したくて、zcu106のTR...
READ MORE
2020/09/24

Implement axi stream write?(1)

XILINX   

Vivadoを使って、AXI StreamのWriteを実装してみる。 AXI Streamの仕様は、以下からダウンロードした。 https...
READ MORE
2020/08/29

Ultra96 v2 Vivado/Vitis 2020.1 Tutorial

XILINX   

Ultra96を使ってVivado/Vitisのチュートリアルを実践したいと思う。 最初に、Ultra96でチュートリアルをするために、ul...
READ MORE
2020/08/27

Not Supported Linux OS, when install vivado/vitis 2020.1

XILINX   

Ubuntu18にVivato/Vitisをインストールする時に、Not Supported Linux OSと表示された。 また、端末側に...
READ MORE
2020/08/25

Vitis/Vivado 2020.1 install on Ubuntu18

XILINX   

XilinxのVitis 2020.1をUbuntu 18にインストールする。...
READ MORE
2020/08/16

ultra96 vio を試す

XILINX   

ultra96で、vioのテストをした。vioは簡単に扱えると聞いたので、試してみました。 最初は、ultra96のチュートリアルベースに、...
READ MORE
2020/08/08

AXI Stream-AXI Convert

XILINX   

XilinxのIPを使って見たいと思う。主にVideo系のIPを使いたいのだが、XilinxのVideo系のIPだとAXI StreamをI...
READ MORE
2020/07/14

Use block memory generator in ultra96(zynq)

XILINX   

今日は、block memory generatorを使った。最初は、直接block memory generatorを使おうかと思いました...
READ MORE
2020/07/05

ultra96(zynq)で、PLからPSにアクセスするモジュールを作成した

XILINX   

本当は、PSのGICにアクセスしたかったのだが、アクセスできるのは、 0x0〜0x7fffffff 0xff000000〜0xfffffff...
READ MORE
2020/07/05

ultra96(ZYNQ)で簡単なDMAを作成した

XILINX   

ultra96(ZYNQ)で、簡単なDMAを作成した。 ZYNQなので、DDRにアクセスするときは、PS経由になります。 ブロック図だと以下...
READ MORE
2020/06/13

Vivado 1bitを入力するシミュレーション環境

XILINX   

ファイルから読み出して、1bitずつ入力するシミュレーション環境を作成して、1 CLK 1bit入力ので、データを全部入力したら日が暮れそう...
READ MORE
2020/05/30

VivadoでRTLのシミュレーションを行う

XILINX   

RTL初心者です。Vivadoを使ったらシミュレーションを簡単に実行できたのでメモしておきます。 VivadoでProjectを適当な名前で...
READ MORE
2020/05/28

ultra96(ZYNQ)で、AXI DMAのサンプルを動かす

XILINX   

ultra96(ZYNQ)で、AXI DMAのサンプルを動かしました。   ここのサイトを参考に、作成しました。   DMAは、PSのメモリ...
READ MORE
2020/05/02

ultra96(zynq)にmicro blazeを追加して、独自IPでLEDを制御する

XILINX   

今回は、ultra96に、micro blazeに独自IPを追加して、LEDを点灯させた。 自分のやったのとちょっと違うけど、詳細は、FPG...
READ MORE
2020/05/02

ultra96(zynq)でmicro blazeを追加しTimer割り込みを実装する

XILINX   

今回もultra96で、micro blazeを動かし、micro blaze上にTimer割り込みを実装して、LEDを点滅させた。 自分の...
READ MORE
2020/04/25

ultra96(zynq)で、任意の画面をDisplay Portに表示する

XILINX   

前回のblogでは、サンプルのプログラムを動かして、テストパターンを表示した。今回は、オリジナルの画面をultra96のDisplay Po...
READ MORE
2020/04/16

ordered port connections cannot be mixed

XILINX   

vivadoで、エラーに苦労した。。。最初はそんなもんか。。。 で、このエラーの正体 ordered port connections ca...
READ MORE

  • 最近の投稿

  • android array beginner daily ddn display port docker Failed to find amba_pl node ffmpeg fpga FPGAプログライミング全集 Xilinx編 freeRTOS install jetson nano kernel build kria kv260 linux loop lowlatency modnet nvidia petalinux python srt-live-transmit system verilog ubuntu ultra96 utlra96 verilator verilog virtualbox vitis vitishls Vivado vivado 2021.1 vscode wsl2 xilin xilinx Xilinx IP z-turn zturn zynq zynq7000