ファイルから読み出して、1bitずつ入力するシミュレーション環境を作成して、1 CLK 1bit入力ので、データを全部入力したら日が暮れそうな気もするが、とりあえず作成した。
ブロック図
今回はシミュレーションコードを実装した。VLCの処理は未実装である。
ここに作成したVivadoのプロジェクをおいておく
最近の投稿
Category
android array beginner daily ddn display port docker Failed to find amba_pl node ffmpeg fpga FPGAプログライミング全集 Xilinx編 freeRTOS install jetson nano kernel build kria kv260 linux loop lowlatency modnet nvidia petalinux python srt-live-transmit system verilog ubuntu ultra96 utlra96 verilator verilog virtualbox vitis vitishls Vivado vivado 2021.1 vscode wsl2 xilin xilinx Xilinx IP z-turn zturn zynq zynq7000